This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS PAGE BLANK (USPTO)

SECTOR FILE CONTROL SYSTEM

Patent number:

JP55153058

Publication date:

1980-11-28

Inventor:

ITO AKIHIKO; others: 01

Applicant:

FUJITSU LTD

Classification:

- international:

G06F13/04; G06F3/00; G11B5/09

- european:

Application number:


JP19790050444 19790424

Priority number(s):

Abstract of JP55153058

PURPOSE:To perform read/write processing at a high speed by providing a few unit sector file control units exercising read/write control on an indicated sector unit.

CONSTITUTION:In input-output controller 4, a few (two in this case) unit sector file control units 6-0 and 6-1 are provided. A read/write indication is made by channel processor 3 via unit selecting circuit 7 and according to the indication mentioned above, the unit sector file control units 6-0 and 6-1 exercise read/write control alternately in sequence.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

⑩特許出願公開

⑩ 公開特許公報(A)

昭55-153058

⑤Int. Cl.³
G 06 F 13/04

G 11 B

3/00 5/09 識別記号

104

庁内整理番号 7361-5B 6711-5B

7345-5D

43公開 昭和55年(1980)11月28日

発明の数 1 審査請求 有

(全 4 頁)

ᡚセクタ・フアイル制御方式

20特

頭 昭54-50444

22出

願 昭54(1979)4月24日

⑩発 明 者 伊藤彰彦

川崎市中原区上小田中1015番地

富士通株式会社内

70発 明 者 谷口春政

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 森田寛

明 細 書

1. 発明の名称

セクタ・フアイル制御方式

2. 特許請求の範囲

3. 発明の詳細な説明

本発明は、セクタ・ファイル制御方式、特にセクタ・ファイル・デバイスをもつ入出力処理システムにおいて、入出力制御装置に、指示されたセクタ単位に対してリード/ライト制御を行なり単位セクタ・ファイル制御ユニットを複数個の単位セクタ・ファイル制御ユニットが交替で関与するととによつて、例えばデバイス内の記憶媒体が回転する間に順次リード/ライトするより制御するセクタ・ファイル制御方式に関するものである。

例をは磁気ディスク装置の如きセクタ・ファイル・デバイスにおいては、記憶媒体上をセクタに分割しておき、該セクタ単位でリード/ライトするようにされる。このようなデバイスを有する入出力処理システムにおいては、当該デバイスを制御する入出力制御装置はセクタ・ファイル制御回路部(SFC)をもつ。そしてチャネルからのセクタ単位でのリード/ライト指示を受けて、デバ

イスに対するリード/ライト制御を行なり。即ち, セクタ・サーチが終了してチャネルから現実にり ード/ライトが通知されると、デバイス側から所 望のセクタに対応するセクタ・パルスが発せられ たことを条件として当該セクタに対してリード/ ライトを行なりよりに制御する。そして当該セク タに対するリード/ライトが終了すると、チャネ ルに対してリード/ライト終了報告を行なり。そ して再びチャネルからのリード/ライト通知にも とづいて次の所望のセクタに対してリード/ライ トを行なり。このように、1セクタ毎にチャネル の助けを受けるような制御を行なうことによつて、 セクタ・ファイル制御回路部は比較的簡単な構成 をもつととで足り、容易に1チップLSI化でき る利点をもつ。しかし、一方デバイス媒体が回転 している間に次々と物理的に連続するセクタに対 してリード/ライトすることはできず、例えば物 理的に1つおきに存在するセクタに対してリード /ライトすることとなる。即ち物理的に1つおき に存在するセクタを論理的に連続するセクタとみ

そなえてなり、上記単位セクタ・ファイル制御ユニットは上記チャネルからの指示によつて順次交替にリード/ライト制御を実行するようにしたことを特徴としている。以下図面を参照しつつ説明する。

オ1 図は本発明の一実施例構成, オ2 図は本発明の一実施例制御方式を説明するタイム・チャートを示す。

オ1 図において、1 は中央処理装盤、2 は主記憶装盤、3 はチャネル・プロセツサ、4 は入出力制御装置、5-0、5-1、…… は夫々磁気ディスク、6-0、6-1 は夫々本発明にいう単位セクタ・ファイル制御ユニット、7 はユニット選択回路部を表わしている。

以下例えば磁気デイスク 5-0 上の物理的に連続するセクタ 2n, 2n+1, 2n+2 に対して次々とリード/ライト処理を行なうものとして、オ 2 図を参照しつつその処理を説明する。

(1) 今セクタ2mを指定してリード/ライト指示 が与えられているとし、セクタ・サーチ処理が なして処理するようにされる。

とのために、1トラック上の全セクタに対して リード/ライトする場合には、デバイスが2回転 することを娶することとなる。

本発明は、上記従来のセクタ・ファイル制御回 路を用いてチャネルの介在のもとでリード/ライ トナる制御題様の利点を享受しつつ、リード/ラ イト処理を高速度で行ない得るようにすることを 目的としている。そしてそのため、本発明のセク タ・ファイル制御方式は、チャネルと該チャネル からの指示にもとづいてデバイスを制御する入出 力制御装置と該入出力制御装置に対して接続され るセクタ・ファイル・デバイスとをそたえる入出 力処理システムにおいて,上記チャネルは上記入 出力制御装置に対して上記デバイス上のセクタ単 位でのリード/ライト指示を与えるより檘成され てなり、かつ上配入出力制御装置は上記セクタ単 位でのリード/ライト指示に対応して当該指示さ れたセクタ単位に対してリード/ライト制御を行 なり単位セクタ・ファイル制御ユニットを複数個

行かわれ、例えば磁気デイスク5-0がオ2図図 示。のセクタ・パルスにもとづいて、セクタ・ マッチを発したとする。

- (2) これによつて入出力制御装置 4 はチャネル・プロセッサ 3 に対してとの旨を通知する。チャネル・プロセッサ 3 はこれに応じてリード/ライトに関する初期設定を行ない、#0 単位セクタ・ファイル制御ユニット 6-0 に対するリート/ライト指示を行なり。またその後チャネル・プロセッサ 3 は #1ユニット 6-1 に対してセクタ・サーチを指示する。
- (3) #0ユニット6-0は、上配リード/ライト指示にもとづいて、リード/ライトされるべきセクタ2nに対応するセクタ・パルス(図示も)が現われたことを条件に、セクタ2nに対してリード/ライトを行なり。
- (4) また#1ユニット 6-1 は、上配セクタ・パルスをが現われたことを条件でセクタ・マッチをチャネル・プロセッサ 3 に辿知する。
- (5) 上記処理(4)による油知にもとづいて、チャネ

ル・プロセッサ 3 は # 1 ユニット 6-1 に対する リート/ライト指示を行なり。

- (6) #0ユニット6-0は、セクタ2nに対するリード/ライトの終了にもとづいて、チャネル・プロセッサ3に対してリード/ライト終了割込みを行なり。そしてチャネル・プロセッサ3は#0ユニット6-0に対するリード/ライト指示を行なり。
- (7) 一方#1ユニットは、上記リード/ライト指示にもとづいて、リード/ライトされるべきセクタ (2n+1) に対応するセクタ・パルス(図示。)が現われたことを条件に、セクタ(2n+1) に対してリード/ライトを行なり。
- (8) #1ユニット 6-1 は、セクタ (2n+1) に対 するリード/ライトの終了にもとづいて、チャ ネル・プロセッサ 3 に対してリード/ライト終 了割込みを行なう。これによつてチャネル・ブ ロセッサ 3 は #1 ユニット 6-1 に対してストッ ブ指示を行なう。
- (9) 一方#0ユニット6-0は、上記リード/ライ

7

バイス上の物理的に連続するセクタに対して次々とリード/ライトしてゆくことが可能となる。またハード的にも入出力制御装置内に,いわば1チップで構成されるユニットを複数個もりけると共にユニット選択回路などによつて上記ユニットを 選択することで足りる。

なお、上記説明においては省略したが、デバイス上のリード/ライト・ヘッドをポジショニングするなどのリード/ライト・データの転送を伴なわない制御については、単位セクタ・フアイル制御ユニット 6-0 と 6-1 とのいずれか一方のみが動作すれば足りることは貫りまでもない。

4. 図面の簡単な説明

オ1図は本発明の一実施例構成,オ2図は本発明の一実施例制御方式を説明するタイム・チャートを示す。


図中,1は中央処理装置,2は主記憶装置,3 はチャネル・プロセッサ、4は入出力制御装置, 5-0、5-1、……は夫々磁気ディスク,6-0、 ト指示にもとづいて、リード/ライトされるべきセクタ(2n+2) に対応するセクタ・パルス(図示 d) が現われたことを条件に、セクタ(2n+2) に対してリード/ライトを行なり。


- (a) そして、セクタ(2n+2)に対するリード/ライトが終了すると、#0ユニット6-0はチャネル・プロセッサ3に対して、リード/ライト終了割込みを行なり。
- (1) これによつて、チャネル・プロセッサ 3 は、 # 0 ユニット 6 - 0 に対してストップ指示を行な りと共に、リード/ライト終了処理を実行する。 上記の如く、各単位セクタ・ファイル制御ユニット 6 - 0 と 6 - 1 とが交替でリード/ライトを 行なつてゆくが、いずれのユニットに対してリード/ライト指示が行なわれるかは、オ 1 図図示の ユニット選択回路部 7 に対してチャネル・プロセッサ 3 が適宜指示するものと考えてよい。

以上説明した如く、本発明によれは、単位セク タ・ファイル制御ユニットを複数個もうけること によつて、既存の制御態様を変えることなく、デ

6-1は夫々単位セクタ・フアイル制御ユニット、 7はユニット選択回路部を表わす。

> 特許出願人 富士通株式会社 代理人弁理士 森 田 寛





479 (2x+1) A9 R/W

#1 SFC - 才2四

セクタノアレスを存出割込

THIS PAGE BLANK (USPTO)